GAL-Bausteine

Beschreibung / Inhalt
Das Dokument beschäftigt sich mit den GAL-Bausteinen, speziell mit den GAL16V8, GAL20V8 und GAL6001. Es gibt zwei interne Architekturen für GAL-Bausteine. Die erste basiert auf den Standard-PAL-Architekturen mit einer Komplexität von bis zu 300 äquivalenten Gattern. Die zweite besitzt eine FPLA-Architektur mit einer Komplexität von bis zu 600 Gattern. Das Dokument zeigt auch die internen Strukturen der GALs 16V8 und 20V8, bei denen es konfigurierbare Makrozellen gibt. Durch Konfigurieren dieser Output Logic Macro Cell (OLMC) ergibt sich entweder ein kombinatorisches oder ein sequentielles Ausgangssignal, das log. 0 oder 1 ist. Es gibt drei verschiedene Konfigurationsmöglichkeiten für die OLMC: registered, complex und simple. Der Modus wird über 2 Bits eingestellt (SYN und AC0). Das Dokument enthält zahlreiche Grafiken, die die Konfigurationen und Modes der OLMC illustrieren.
Direkt das Referat aufrufen

Auszug aus Referat
Die Bausteine GAL16V8 und GAL20V8: GAL-Bausteine gibt es zur Zeit mit zwei verschiedenen internen Architekturen: Bei der ersten handelt es sich um Entwicklungen, die sich auf die bekannten Standard-PAL-Architekturen beziehen, mit einer Komplexität von bis zu 300 äquivalenten Gattern (GAL16V8, GAL20V8, GAL22V10 und GAL20RA10). Die zweite besitzt eine FPLA-Architektur (programmierbare UND- und ODER-Verknüpfungen) mit einer Komplexität von bis zu 600 Gattern (z.B.: GAL6001). Das linke obere Bild zeigt die internen Strukturen der GALs 16V8 und 20V8. Wie bei den bereits besprochenen GAL 22V10 (siehe Seite11) sind auch hier konfigurierbare Makrozellen vorhanden. Durch Konfigurieren dieser Output Logic Macro Cell (OLMC) ergibt sich dann entweder ein kombinatorisches oder ein sequentielles Ausgangssignal, das log. 0 oder 1 ist. Während des Einschaltmoments wird ein internes Rücksetzsignal für alle Register bereitgestellt. OLMC eines GAL16V8 Für die dargestellte OLMC gibt es drei verschiedene Konfigurationsmöglichkeiten: registered, complex und simple. Der Modus wird über 2 Bits eingestellt (SYN und AC0). Das EXOR-Gatter in der Zelle steuert die Polarität des Ausgangs, d.h. ob der Ausgang low- oder high-aktiv ist. Registered Mode: Registered Configuration (Output) Combinatorial Configuration (Input Output) Complex Mode: Combinatorial I O Configuration (Input Output) Combinatorial Output Configuration (Output) Simple Mode: Combinatorial Output with Feedback Configuration (Output) ...
Direkt das Referat aufrufen